#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 61079259 A

(43) Date of publication of application: 22.04.86

(51) Int. CI

H01L 29/78 H01L 27/12 H02H 7/20

(21) Application number: 59200886

(22) Date of filing: 26.09.84

(71) Applicant:

**SEIKO INSTR & ELECTRONICS** 

LTD

(72) Inventor:

SHINPO MASAFUMI


#### (54) THIN-FILM TRANSISTOR DEVICE

## (57) Abstract:

PURPOSE: To prevent breakdown by static electricity on the mounting of a TFT device by inserting a two terminal element, which can be manufactured at the same time as a TFT and has predetermined structure, between external extracting terminals for the thin-film transistor TFT.

CONSTITUTION: A TFT consists of a gate electrode 2, a gate insulating film 3, a semiconductor thin-film 4 and source-drain electrode 5, 6 formed onto a glass substrate 1, and a two terminal element is inserted between source and gate terminals 15, 12. The element is shaped onto an additional gate insulating film 13 deposited at the same time as the insulating film 3, an additional semiconductor thin-film 14 is formed at the same time as the thin-film 4 and first and second main electrodes 105, 106 at the same time as the electrodes 5, 6 and the thin-film 14 and the electrodes 105, 106 are short-circuited to the electrode 106 and the gate terminal 12. When static electricity is applied to the terminal 15, static electricity is shunted to the gate side through the source side of the TFT and the two terminal element, and voltage substantially drops. A distance between the first and second main electrodes for the two terminal element is made shorter than the channel length of the TFT in general.

COPYRIGHT: (C)1986,JPO&Japio





## 卵日本国特許庁(JP)

⑩ 特許出額公開

#### ⑩ 公 開 特 許 公 報 (A) 昭61 - 79259

Solnt Cl. 4

識別記号

庁内整理番号

⑩公開 昭和61年(1986)4月22日

H 01 L 29/78 27/12

7/20

8422-5F

7514-5F 6959-5G

審査請求 未請求 発明の数 1 (全6頁)

9発明の名称

H 02 H

薄膜トランジスタ装置

创特 顧 昭59-200886

**₽**⊞ 願 昭59(1984)9月26日

②発 明者 保 新

雅文

東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

会社内

セイコー電子工業株式 创出 頣

東京都江東区亀戸6丁目31番1号

会社

00代 理 人 弁理士 最上 務

#### 1.発明の名称 理算トランジスタ装置

## 2.特許請求の範囲

(1)・趙素基を上に、少なく共ゲート電話、ゲート 絶縁鍼、半導体弾鍼、ソース電管、ドレイン電痕 から成る尊属トランジスタを与眼し、外部取り出 し端子を複数値有する存績トランジスタ装置にお いて、前配維子間もしくは前配維子と共通浮遊電 延問の少なく共1つに、前記半導体書館と開設に 形成された付加半等体容膜と、酸付加容膜を吐さ んで形成された第1主電器と第2主電器とから少 なく共成る2州子県子を振続し、高電圧保護を行 なつたことを特徴とする御館トランジスタ磁像。 20. 前配 2 端子素子が前配付加半導体準値に対し 前記グート急級質と同時に形成された付加ゲート 絶職職を含む第1絶職観を介して平面的に意なる 前記が、ト電振し同時に形成された付加ゲート電 郵を具備するととを特徴とする特許 根末の 鉄田鉱 1 項記載の帯装トランジスチ装賞。

倒。前記付加ゲート電機が前配線2主電磁と短路 しているととを特徴とする特許很水の範囲第2項 記載の存襲トランジスタ装置。

(4) ・ 前記付加ゲート電極が前記第1主電極に対し オフセットを形成していることを特徴とする特許 貴来の鉱餅鉱 B 延配盤の延履トラッジスを装置。 (5)。前記第1主電镀が前記付加ゲート電框に対し 反対偏の前記付加半導体 荐展表面に第2 絶縁鏡を 介して、前記第2主電極と平面的に重なるまで延 在する第1主電振荡在都を有するととを特徴とす る特許開求の範囲第2項乃至第4項いずれか配数 の芽臭トランジスタ装置。

#### 8、発明の詳細 左 世明

〔産業上の利用分野〕

本苑明は、花貫トランジスタ(TFT)を塔撃 した装置で静電気等高電圧に対し保護機能を有し た『ア『装世に関するものである。

### (従来技術)

TPTは適常ガラス基板等の絶景差板上に設け

## 〔発明が解決しよりとする問題点〕

上述の如く、特電気保護のためエヌエ格飲事技 にPai接合中ショットキー接合ダイオードを問時 に作りとむのは、工程が増える難点があつた。

本発明は、エアエ製造工程と同時に製造可能な 2 選子来子で、保護すべき増子に装続できる構造 を提供し、上記の問題を解決するものである。 [ 問題を解決するための手数 ]

-8-

領域を設定することも可能である。 「佐用 7

## 〔喪施例〕

以下に図面に沿つて本発明を許述する。第1図 回は、本発明を1つの『P』に適用した1実施例 の平面図、第1図(6)は第1図(4)のB - B 「線に沿 つた所面図、第1図(4)は第1図(4)のA - A 「線に 沿った所面図である。第1図(4)は静電気保護2雄

本発明は、エア工義館の外部取り出し端子間に コアコと同時に製造可犯な2 増子菓子を挿入する 。または、上記2端子素子を、外部取り出し端子 と共通停送電框との間に挿入するものである。2端 子素子は、エアエとほぼ阿根を構造を有し、エア 7の半導体課題と同時に形成された付加半導体管 膜を有しており、両端に第1及び第2主電振が設 けられている。また、TPTのゲート電圧及びゲ - ト絶録解と同時に形成できる付加ゲート電極及 び付加ゲート絶縁襲を有し、進光と場合によれば 半導体弾簧にサヤンネルを形成する。とのチヤン ネル形成は、付加ザート電磁と第2主電極との短 絡、または軽量結合による。さらに、この2離子 当子が両方向に電流を流せる様に、付加半導体等 顕表面に絶縁翼を介して延在し、祭1主覚集と同 電位の第1主電振器在部を設ける。以上の2増子 来子は、内部のTPT動作に影響を与えない様、 テヤンネル長、テヤンネル幅、 Vez の選択がされ るが、さらに付加ゲート電極と原1主電板の間、 第1主電磁気在部と第2主電幅の間にオフセット

-4-

子素子等、第1回のはファマ等の断面図を示す。 TFTは、ガラス、石英、セラミックス、絶縁物 コートされた導電基板等のいわゆる絶触基板1上 に形成され、ゲート質値2、ゲート船級級8、半 **導体弾旗も、ソース電振5、ドレイン電振6から** 成る。本例では、TFTのソース、ゲート帽子15 ,12の間に2端子業子を挿入した何を示した。2 強子業子は、 搭板1の上のゲート絶録頻8と同時 化単程された付加ゲート絶殺異13上に形成され、 TPTの半導体薄膜4と同時に堆積された付加半 **導体兼属はと、ソース。ドレイン電極5.8と何** 時化設计られた第1主電艦105、第2主電艦1 0 6 から放る。 との例では、 第 2 主気征 1 0 6 と ゲート娟子12を奴飾している。本例において、例 えばソース強子15に許電気が印加すれば、許電気 はTRTのソース偶と2端子来子を通してゲート 例に分娩され実質的製圧は低下する。勿論、グー ト雄子12とドレイン帽子間に2増子素子を挿入す ることも有効である。半導体常調4に4~8~: **以腹やぉ~ぉ~!?誰を用いたとき、^?T及び** 

2 雄子東子共に遊光を必要とする場合があるが、 図面では省略した。本例の2 雄子東子は、保護すべき静電気の範囲によつて異なるが、一般的にエ するのチャンネル長より短い第1。第2主電間 距離を有する。また、2 雄子東子の構造は、第1 図のに限らず、さらに他の例もあり後述する。

第1回旬~(e)では2増子素子を外部取り出し増 子間に入れた例を示したが、第2回は外部取り出 し増子と共通評遊電極間に入れた平面図例を示す。第2回において、TFT装置の外部取り出し増 子10,20,30,40,...は例えばチップの問題 に位置するが、チップ外間に沿つて共通浮遊電循 100を設け、外部取り出し増子10,20,30,40 ...と共通評遊電程100の各々の間に2増子 子110,120,180,140,...を挿入 する。例えば、増子10に印加された鬱電気は、2 第子素子110、共通電程100、2増子素子1 20,180,140,...を経で増子20,30。 40,...に放電し、増子10に接続されたTPT 等を保護する。そのため、この例での2増子案子

-7-

17より成る。この例では、付加ゲート電極12は電気的に呼いており、避光の役目を果たす。また、都1及び第8主電極105,106との平面的重なりを大きくすれば、容量値合で付加ゲート電極12の電位を簡都でき付加半等体容験14にテヤンネルを形成できる。装値保護質17は、860m、ボリイミド等絶無額が用いられるが最上層に不透明等電腦を設ければ、速光と浮遊ゲートの備きを兼ねられる。

第4関乃至解6間は、第8図例の逆スタガー放
エアエと問時に作成できる2増子菓子の所面例で
ある。第4回は第8図例の2増子菓子の行劢ゲート電面12と第8主電艦106を頒絡した例で、終
2主電艦106に電圧が印加されたときエアエの
マエエと任程例じ値で電線が扱れる。そのため替電
気保護菓子と用いるときには、エアエよりチャンネル概を美く、またはチャンネル概を狭くすることが据ましい。

第5関は、第4回の例において付加ゲート電紙

は、外部取り出し電価値から共通浮遊電信仰へ電 促が使れるしきい値電圧よりも逆方向のしきい値 電圧の方が低いことが望ましい。共通浮遊電値は 、外部取り出し端子と同時に、またはゲート電極 または伽電値と同時に形成できるので特に工程増 にはならない。

エアで装置に外部取り出し増子として共通接地 第子がある場合には、この端子を共通容差電極と 同様に利用することができる。

以下に2組子素子の複数例について説明する。 第8間似は、本発明に使用される2組子までの 実施例を、解8間例のTPTの創造と対応を表して す。TPTは逆スタガー構造例であり、基板 ガート電板2、ゲート絶機器8、半等体応じ避光 メース、ドレイン電板5,6及び必要に応じ避光 裏も含む機能質能な2組子素子は、ゲート電板 2と同時に形成される付加ゲート電板12、以下向 様に付加ゲート絶機製13、付加半導体複額14、解 1及び第2主電板105。106及び製面保護

- 8 -

12と終1 主電福1 0 5 の間に平面的重量をなくし、いわゆるオフセットを設け、見かけ上 VTE を高くした例である。

財 6 図は、さらに知 5 図の例において避光膜を 第 1 主電振延在部分として第 1 主電振 1 0 6 に接 続した例で、両方向に電佐を促しやすい構造を有 している。

第7回公と的は、本発明をゲート電極が半導体 響照の上方に位置するいわゆるスタガー形ですで (解7回の)と同時等製可能な2塊子菜子(第7 回公の例である。第1 限的、第8 回公、第5 回及 び第6回の長標後に対応する2 機子菜子が再び あるが、第7回ののスタガー形ですでは、 上の題光膜37、絶景度47、ソース・ドレイン電 低5・6、半導体等度4、ゲート絶療膜8 できるソース・ドレイン配練15・16から成って できるソース・ドレイン配練15・16から成って できるソース・ドレイン配練15・16から成って できるソース・ドレイン配練15・16から成って できるソース・ドレイン配練15・16から成って できるソース・ドレイン配練15・16から成って は、週光膜37と阿時形成できる は、週光膜37と阿時形成できる は1 主電循 67、以下同様に能録解47、第1及び第2主電 截105、106、付加半導体再膜14、付加ゲー ト絶録質13、付加ゲート電額12から成り、付加ゲート電額12と第2主電弧106とが短絡され、必 受化より第1が第2主電弧配線115,116が 設けられている。

上述の知く、本発明によればアタブ後継の特に 実装工程における静電気破壊をなくせるので最終 的な影響をが向上し、コスト低級に役立つ。また 、 静電気対策のために特に製造工程の増加がない ことも他の利点である。

本発明を主化 a ~ 8 ( T P T 装置について述べてをたが、多数品 Pix 早齢品 5 ( を初め他の半導体帯観を用いたですてを搭載する 検量についても

-11-

100.共选符选电话。

以上

出版人 七十二一電子工券你求会社 代職人 弁護士 最 上 游 本是男は適用でき、その工業的意義は大きい。

# 4 . 適節の無 な数明

第1図似は本発明の一実施例を説明するための 平面図、終1図のは第1図似のB-B 「静にそつ 大板面図でもり、第1図りは第1図似のA-A 「 静にそつた断面図でもる。第2図は本発明の他の 実施例の平面図、第8図似及び第8図のはそれぞ れ本発明で用いる2端子素子とエアエの構造例の 断面図、第4図乃至第6図はそれぞれ本発明で用 いる2端子素子の無造例の断面図、第7図似及び 第7図的はそれぞれ本発明による他の実施例の2 端子素子とエアエの業造例の断面図でもる。

1、・基板、2・・ゲート電磁、8・・ゲート 絶縁似、4・・半導体得損、5・・ソース電磁、 6・、ドレイン電磁、7・17・・表面保護調、12・・竹20ゲート電磁、13・・竹20ゲート電磁、13・・竹20ゲート絶縁調、 14・・付20半導体存費、105・・第1主電極、 106・・第2主電極、27・57・・第1主電磁 延在路、10・20・30・40・・外部取り出し電極、

- 12 -

